rtl-coverage-agents：用 LLM 智能体对 SystemVerilog 设计做覆盖率引导验证

Henil-08 发布 rtl-coverage-agents，一组 LLM 智能体在 Verilator 上验证小型 SystemVerilog 设计，流程覆盖读规格、写验证计划与 SVA、生成针对覆盖空洞的激励、跑仿真、分诊失败并判断覆盖率是否足够，再用突变测试检验套件是否真能抓到 bug。内置 dpram 双端口 RAM 和 adder4 加法器两个设计；基准显示定向激励比随机激励更快关掉功能覆盖，但 RAM 上随机激励抓到更多突变体，M10 突变体在 100% 功能覆盖下仍存活。